此次火箭发射圆满落幕，在国庆的第三天，第七天，大唐科技又陆续发射了两次的火箭，造成了不小的轰动。

这让人们都看见了大唐科技的火箭发射能力非常的强大，以及技术储备和科技底涵到底有多么的恐怖。

随着发射一次又一次的成功，已经让所有人都看见了大唐科技的实力。

与此同时，随着三艘火箭发射成功之后，大唐科技在太空中一共有九颗通讯卫星。

三天后，采矿飞船在月球背面组装完毕，它承载着大唐科技未来发展的希望，正在往火星的轨道上不断的加速

人们都说互联网的记忆只有半个月，随着半个月的时间过去之后，网络上铺天盖地的讨论声已经削弱了下去。

而叶凡对于网上的讨论，倒是并不怎么关心，因为不管是支持他的也好，反对抹黑他的也罢，言论上是完全无法击倒叶凡的。

此时的叶凡，正在揉着额头，思考着另外的一个问题。

因为从腾龙芯片集团那边传来的消息，按照叶凡的方案，他们已经成功研究并且突破到了3nm的光刻机，而且已经绘制完毕了图纸，随时可以提交生产。

甚至他们已经在着手研究1nm，以及更小精度的光刻机，这一切的发展看起来似乎是欣欣向荣。

然而让叶凡头疼的是，当硅基芯片突破到了1nm之后，量子隧穿效应将会引发“电子失控”，导致芯片失效。

准确的说，在5nm甚至是7nm以下，就已经存在量子隧穿效应了。

在这种情况下，替换芯片的硅基底，或许是芯片进一步发展的可能性。

别看现在已经搞出来了量子计算机，但是未来随着量子晶体管的逐渐集成化，量子晶体管最终还是会蚀刻到硅基芯片上。

所以未来计算机的发展，无非是从电子晶体管，换成了量子晶体管而已，本质上是没有变化的。

只不过是如今量子计算机的算力实在是太NB，所以掩盖了其不需要集成化的本质。

一旦到时候需要计算的事情超过了量子计算机本身的承载能力，满足不了如今的需求了，那么量子计算机的集成化是必须要考虑的事情。

而电路方面的集成化，就绕不开硅基芯片，绕不开蚀刻这一个步骤。

而早在2016年，《科学》杂志就已经报道过了劳伦斯伯克利国家实验室的研究成果：世界上最小的晶体管，也就是1纳米栅极长度的MOS2晶体管。

进一步缩小晶体管尺寸是提高计算机算力，以及打破技术瓶颈的重要突破。

晶体管越是小，那么芯片上的容量就会越大，处理器的速度就越快，计算机的效率也就会更加的高。

多年以来，计算机行业一直受到摩尔定律的支配，摩尔定律所指出，半导体电路中的晶体管数量每隔两年就会翻一倍。

但是展望未来，目前摩尔定律的发展已经开始遇到麻烦了，所谓的麻烦就是无力定律。

虽然用硅制造7nm节点在技术上是可行的，但是在那之后就遇到了问题，小于7nm的硅晶体管在物理上面精密相连，电子会经历量子隧穿效应。

所谓在芯片上的量子隧穿效应，是指的电子可以连续的从一个门流向下一个门，而不是停留在预期的逻辑门之内，所以这子在本质上使得晶体管不可能处于关闭状态。

而晶体管正是需要一开一关，代表着0和1这两个计算机最本质上的东西，才能正常的运作。

所以量子隧穿效应的发生，使得芯片始终无法制造到3nm以下。

虽然已经可以制造1纳米光刻机了，但是制造出来的光刻机能用，不代表着芯片也能用啊。

而工业界一直在压榨着硅基底的每一点产能，通过将材料转换成为MOS2，就可以制造出一个只有1nm长的栅晶体管，并且像是开关一样控制它。

众所周知，晶体管都是由三个端子所组成的，分别是源极，漏极和栅极。

电流从个源极流向漏极，并且由栅极所控制，栅极根据所施加的电压进行导通或者关闭电流。

硅和MOS2都是具有晶格结构，但是通过硅的电子有效质量比mos2要小。

所以当栅极长度为5nm或者更长的时候，硅晶体管可以正常的工作，但是一旦栅极长度小于这个长度的时候，一种叫做量子隧穿的量子力学现象就开始出现了。

栅势垒就不能够再阻止电子从源极流入漏极，这就意味着不能够再开关晶体管，即电子失去了控制。

而通过mos2的电子具有更高的质量，它们的流动可以通过更小的门来进行控制。

而mos2可以缩小到原子一样的薄片，大约有0.65纳米厚，具有较低的介电常数（反映了材料在电场中的储存能量的能力）这些特性。

所以这就使得mos2栅极长度减少到1纳米的时候，可以对晶体管内部的电流流动进行有序的控制。

虽然劳伦斯伯克利国家实验室对此方案的可行性进行了实验验证，但是不得不强调的是，这里的研究仍然处于非常早期的阶段。

一个14纳米的芯片上有超过十亿个晶体管，而伯克利实验室团队，还没有开发出一种可行的方法，来批量生产新的1nm晶体管，甚至还没有开发出使用这种晶体管的芯片。

所以通过mos2替代硅基底的这条路，还是具有一定的可行性的，但是这套路实际上能走多远，所有人的心中都没有答案。

而一些白痴的想法，例如说同等晶体管的数量之下，既然无法将芯片做小，那么将芯片的面积做大一倍等等行为，仔细查查资料就可以看出来，是非常反智的。

毕竟大了之后的问题会很多，首先发热量会导致频率根本无法得到提升，那么做大芯片唯一可以实现的就是增加芯片的物理内核。

前人的惨痛教训证明了这条路是完全走不通的。